Sự kiện sắp diễn ra:

Chào mừng Ngày sách Việt Nam 21/4Tài liệu HDSD Thư việnPhục vụ ngoài giờ từ thứ 2 đến thứ 6 và ngày thứ 7 Dịch vụ gởi sách giáo trình tận nhà cho sinh viên Danh mục tài liệu mớiGia hạn tài liệu online

Thiết bị định tuyến tăng tốc bảo mật

Sáng chế về “Thiết bị định tuyến tăng tốc bảo mật dùng phần cứng mảng phần tử logic người dùng có thể lập trình được (FPGA)”.

Tác giả: Hoàng Trang, Bùi Quốc Bảo, Trần Hoàng Linh.

Số bằng: 1-0037864.

Ngày công bố: 25/12/2023.

Chủ bằng: Trường Đại học Bách Khoa (ĐHQG-HCM).

Sáng chế đề cập đến thiết bị định tuyến tăng tốc bảo mật dùng phần cứng dùng mảng phần tử logic người dùng có thể lập trình được (FPGA), thiết bị theo sáng chế có khả năng cung cấp kết nối bảo mật trên nền tảng mạng riêng ảo (VPN) với tốc độ cao. Thiết bị định tuyến tăng tốc bảo mật này cung cấp nhiều cổng giao tiếp LAN (Local Network Area - Mạng cục bộ), một cổng giao tiếp WAN (Wide Area Network - Mạng diện rộng) và một cổng giao tiếp quang, tất cả đều hỗ trợ tốc độ Gigabit. Bo mạch chính của thiết bị gồm vi xử lý Marvell 88F6820 đảm nhiệm các tác vụ chính; chip chuyển mạch 88E6176 cho phép mở rộng 05 cổng LAN. Các thiết bị ngoại vi khác gồm một cổng nối tiếp và EJTAG để gỡ rối chương trình; hai cổng USB để kết nối thiết bị ngoại vi. Bộ nhớ lưu trữ chính là eMMC có dung lượng 8 Gbit. Ngoài ra, bo mạch chính có giao tiếp SATA (Serial Advanced Technology Attachment) để kết nối ổ đĩa cứng; giao tiếp SDIO (Secure Digital Input Output) để kết nối với SD CARD (Secure Digital Card). Để tăng tốc cho thiết bị, toàn bộ quá trình tính toán bảo mật theo chuẩn IPsec được đưa vào một môđun FPGA, kết nối với bo mạch chính qua giao tiếp mini PCIe.

Đọc toàn văn:

https://ipvietnam.gov.vn/documents/20182/1616475/37864.pdf/896793bd-190b-43c0-aefe-bda370525405